Injeção de falhas e verificação de hardware para o CEVERO

CEVERO is a processor developed by LAPPS, a laboratory at the Universidade Federal do Rio Grande do Norte. It was developed aiming to be fault tolerant using hardware redundancy technique, having two Ibex cores, which are based in the RISC-V architecture. With the aim of validate the reliability...

ver descrição completa

Na minha lista:
Detalhes bibliográficos
Autor principal: Dantas, Matheus Luna de Oliveira
Outros Autores: Souza, Samuel Xavier de
Formato: bachelorThesis
Idioma:pt_BR
Publicado em: Universidade Federal do Rio Grande do Norte
Assuntos:
Tolerância a falhas
Injeção de falhas
Simulação
SEU
RISC-V
CEVERO
CNPQ::CIENCIAS EXATAS E DA TERRA::CIENCIA DA COMPUTACAO::SISTEMAS DE COMPUTACAO::HARDWARE
Endereço do item:https://repositorio.ufrn.br/handle/123456789/53656
Tags: Adicionar Tag
Sem tags, seja o primeiro a adicionar uma tag!

Internet

https://repositorio.ufrn.br/handle/123456789/53656

Registros relacionados