Sistema multiprocessado MIPS em VHDL

Segundo a Lei de Moore, a capacidade de integração de transistores dobra a cada 18 meses. Essa previsão permitiu o aumento da complexidade em projetos dos sistemas embarcados e o surgimento dos sistemas em chip, em que todos os componentes básicos de um computador são integrados num único chip. A re...

ver descrição completa

Na minha lista:
Detalhes bibliográficos
Autor principal: Cardoso, Elisio Breno Garcia
Outros Autores: Pereira, Monica Magalhães
Formato: bachelorThesis
Idioma:pt_BR
Publicado em: Universidade Federal do Rio Grande do Norte
Assuntos:
Sistema Multiprocessado
MIPS
Pipeline
VHDL
Endereço do item:https://repositorio.ufrn.br/handle/123456789/34195
Tags: Adicionar Tag
Sem tags, seja o primeiro a adicionar uma tag!
id ri-123456789-34195
record_format dspace
spelling ri-123456789-341952021-09-20T11:46:53Z Sistema multiprocessado MIPS em VHDL MIPS Multiprocessing System in VHDL Cardoso, Elisio Breno Garcia Pereira, Monica Magalhães Sistema Multiprocessado MIPS Pipeline VHDL Segundo a Lei de Moore, a capacidade de integração de transistores dobra a cada 18 meses. Essa previsão permitiu o aumento da complexidade em projetos dos sistemas embarcados e o surgimento dos sistemas em chip, em que todos os componentes básicos de um computador são integrados num único chip. A redução da área necessária para condensar bilhões de transistores num único chip permitiu um avanço com o surgimento dos sistemas multiprocessados em um único chip (MPSoC - Multiprocessor System on Chip). Nessa abordagem, vários processadores (núcleos) estão presentes dentro de um mesmo chip. Este trabalho descreve o projeto e desenvolvimento em VHDL de um sistema multiprocessado com 2 núcleos baseados no MIPS Pipeline com 5 estágios com um conjunto de instruções reduzido. Os resultados apresentam uma avaliação de diferentes aspectos de hardware relacionados à área, memória, desempenho, comunicação, dentre outros. 2017-12-15T12:37:32Z 2021-09-20T11:46:53Z 2017-12-15T12:37:32Z 2021-09-20T11:46:53Z 2017-11-24 bachelorThesis 2012912339 CARDOSO, Elisio Breno Garcia.Sistema multiprocessado MIPS em VHDL. 2017. 62 f. Trabalho de Conclusão de Curso (Graduação em Ciência da Computação). Departamento de Informática e Matemática Aplicada. Universidade Federal do Rio Grande do Norte. Natal, 2017. https://repositorio.ufrn.br/handle/123456789/34195 pt_BR openAccess application/pdf Universidade Federal do Rio Grande do Norte Brasil UFRN Ciência da Computação
institution Repositório Institucional
collection RI - UFRN
language pt_BR
topic Sistema Multiprocessado
MIPS
Pipeline
VHDL
spellingShingle Sistema Multiprocessado
MIPS
Pipeline
VHDL
Cardoso, Elisio Breno Garcia
Sistema multiprocessado MIPS em VHDL
description Segundo a Lei de Moore, a capacidade de integração de transistores dobra a cada 18 meses. Essa previsão permitiu o aumento da complexidade em projetos dos sistemas embarcados e o surgimento dos sistemas em chip, em que todos os componentes básicos de um computador são integrados num único chip. A redução da área necessária para condensar bilhões de transistores num único chip permitiu um avanço com o surgimento dos sistemas multiprocessados em um único chip (MPSoC - Multiprocessor System on Chip). Nessa abordagem, vários processadores (núcleos) estão presentes dentro de um mesmo chip. Este trabalho descreve o projeto e desenvolvimento em VHDL de um sistema multiprocessado com 2 núcleos baseados no MIPS Pipeline com 5 estágios com um conjunto de instruções reduzido. Os resultados apresentam uma avaliação de diferentes aspectos de hardware relacionados à área, memória, desempenho, comunicação, dentre outros.
author2 Pereira, Monica Magalhães
author_facet Pereira, Monica Magalhães
Cardoso, Elisio Breno Garcia
format bachelorThesis
author Cardoso, Elisio Breno Garcia
author_sort Cardoso, Elisio Breno Garcia
title Sistema multiprocessado MIPS em VHDL
title_short Sistema multiprocessado MIPS em VHDL
title_full Sistema multiprocessado MIPS em VHDL
title_fullStr Sistema multiprocessado MIPS em VHDL
title_full_unstemmed Sistema multiprocessado MIPS em VHDL
title_sort sistema multiprocessado mips em vhdl
publisher Universidade Federal do Rio Grande do Norte
publishDate 2017
url https://repositorio.ufrn.br/handle/123456789/34195
work_keys_str_mv AT cardosoelisiobrenogarcia sistemamultiprocessadomipsemvhdl
AT cardosoelisiobrenogarcia mipsmultiprocessingsysteminvhdl
_version_ 1773967386087522304

Registros relacionados