Tolerância a Falhas na Rede em Chip SPINoSys
With the advances in the manufacture of integrated circuits, chips with multiple processing cores appeared. With the increase in the number of cores within a single chip, the use of buses as solution for communication was no longer valid. In order to enable the communication between the cores, it...
Na minha lista:
Autor principal: | |
---|---|
Outros Autores: | |
Formato: | bachelorThesis |
Idioma: | pt_BR |
Publicado em: |
Universidade Federal do Rio Grande do Norte
|
Assuntos: | |
Endereço do item: | https://repositorio.ufrn.br/handle/123456789/34185 |
Tags: |
Adicionar Tag
Sem tags, seja o primeiro a adicionar uma tag!
|
id |
ri-123456789-34185 |
---|---|
record_format |
dspace |
spelling |
ri-123456789-341852021-09-20T11:46:41Z Tolerância a Falhas na Rede em Chip SPINoSys Ribeiro, Jandson de Oliveira Cavalcanti Pereira, Monica Magalhães Pereira, Monica Magalhães Correa, Edgard de Faria Kreutz, Márcio Eduardo rede em chip tentativa IPNoSys SPINoSys Tolerância a falhas SoC System on Chip MPSoC NoC Network on Chip switch bypass Fault Tolerance With the advances in the manufacture of integrated circuits, chips with multiple processing cores appeared. With the increase in the number of cores within a single chip, the use of buses as solution for communication was no longer valid. In order to enable the communication between the cores, it began to use peer to peer communication channels, this communication model is called Network on Chip. The use of network on chip enabled to create different types of networks that differ in their communication protocols. However, the use of these channels made it possible, in addition to the possibility of failures during processing, that there were also failures at the time of data transmission in the network. Thus, with the emergence of new networks, there is a need to develop methods that keep the chip working, even in case of failure of some component. This work proposes a fault tolerance method for SPINoSys, an Netowrk on Chip created from IPNoSys, which introduced the idea of joining processing units with routing units, making a single unit responsible for executing and transmitting instructions. This method, in short, seeks to perform data transmission through retries, where each uses different routes, while also maintaining control in the network and the ability to know when, even with all attempts, a message can not be transmitted. Com os avanços na fabricação de circuitos integrados, surgiram os chips com múltiplos núcleos de processamento. Com o aumento na quantidade de núcleos dentro de um único chip, o uso de barramentos como solução de comunicação já não era mais viável. Para viabilizar a comunicação entre os núcleos, passou a se utilizar canais de comunicação ponto a ponto, esse modelo de comunicação é chamado de rede em chip. O uso das redes em chip possibilitaram a criação de diversos tipos de rede que se diferenciam em seus protocolos de comunicação. Entretanto, o uso desses canais possibilitou que, além da possibilidade de surgir falhas durante o processamento, surgissem falhas também na hora da transmissão de dados na rede. Sendo assim, com o surgimento de novas redes, há a necessidade de desenvolver métodos que mantenham o chip funcionando, mesmo no caso de surgir falhas em algum componente. Este trabalho propõe um método de tolerância a falhas para a SPINoSys, uma rede em chip criada a partir da a IPNoSys, que introduziu a idéia de unir unidades de processamento com unidades de roteamento, tornando uma única unidade responsável tanto por executar instruções quanto por transmiti-las. Esse método, resumidamente, busca realizar a transmissão de dados através de tentativas, onde cada uma usa diferentes rotas, mantendo também o controle na rede e a capacidade de saber quando, mesmo com todas as tentativas, uma mensagem não poderá ser transmitida. 2017-07-06T13:59:57Z 2021-09-20T11:46:41Z 2017-07-06T13:59:57Z 2021-09-20T11:46:41Z 2017 bachelorThesis 2010045980 RIBEIRO, Jandson de Oliveira Cavalcanti. Tolerância a Falhas na Rede em Chip SPINoSys. 2017. 54 f. Monografia (Especialização) - Curso de Ciência da Computação, Departamento de Informática e Matemática Aplicada, Universidade Federal do Rio Grande do Norte, Natal, 2017. https://repositorio.ufrn.br/handle/123456789/34185 pt_BR openAccess application/pdf Universidade Federal do Rio Grande do Norte Brasil UFRN Ciência da Computação |
institution |
Repositório Institucional |
collection |
RI - UFRN |
language |
pt_BR |
topic |
rede em chip tentativa IPNoSys SPINoSys Tolerância a falhas SoC System on Chip MPSoC NoC Network on Chip switch bypass Fault Tolerance |
spellingShingle |
rede em chip tentativa IPNoSys SPINoSys Tolerância a falhas SoC System on Chip MPSoC NoC Network on Chip switch bypass Fault Tolerance Ribeiro, Jandson de Oliveira Cavalcanti Tolerância a Falhas na Rede em Chip SPINoSys |
description |
With the advances in the manufacture of integrated circuits, chips with multiple processing
cores appeared. With the increase in the number of cores within a single chip, the use
of buses as solution for communication was no longer valid. In order to enable the
communication between the cores, it began to use peer to peer communication channels,
this communication model is called Network on Chip. The use of network on chip enabled
to create different types of networks that differ in their communication protocols. However,
the use of these channels made it possible, in addition to the possibility of failures during
processing, that there were also failures at the time of data transmission in the network.
Thus, with the emergence of new networks, there is a need to develop methods that
keep the chip working, even in case of failure of some component. This work proposes a
fault tolerance method for SPINoSys, an Netowrk on Chip created from IPNoSys, which
introduced the idea of joining processing units with routing units, making a single unit
responsible for executing and transmitting instructions. This method, in short, seeks to
perform data transmission through retries, where each uses different routes, while also
maintaining control in the network and the ability to know when, even with all attempts,
a message can not be transmitted. |
author2 |
Pereira, Monica Magalhães |
author_facet |
Pereira, Monica Magalhães Ribeiro, Jandson de Oliveira Cavalcanti |
format |
bachelorThesis |
author |
Ribeiro, Jandson de Oliveira Cavalcanti |
author_sort |
Ribeiro, Jandson de Oliveira Cavalcanti |
title |
Tolerância a Falhas na Rede em Chip SPINoSys |
title_short |
Tolerância a Falhas na Rede em Chip SPINoSys |
title_full |
Tolerância a Falhas na Rede em Chip SPINoSys |
title_fullStr |
Tolerância a Falhas na Rede em Chip SPINoSys |
title_full_unstemmed |
Tolerância a Falhas na Rede em Chip SPINoSys |
title_sort |
tolerância a falhas na rede em chip spinosys |
publisher |
Universidade Federal do Rio Grande do Norte |
publishDate |
2017 |
url |
https://repositorio.ufrn.br/handle/123456789/34185 |
work_keys_str_mv |
AT ribeirojandsondeoliveiracavalcanti toleranciaafalhasnaredeemchipspinosys |
_version_ |
1773967065638502400 |