An aI based tool for networks-on-chip design space exploration
With the increasing number of cores in Systems on Chip (SoCs), bus architectures have suffered some limitations regarding performance. As applications demand more bandwidth and lower latencies, busses could not comply with such requirements due to longer wires and increased capacitancies. Facing...
Đã lưu trong:
| Tác giả chính: | |
|---|---|
| Tác giả khác: | |
| Định dạng: | Dissertação |
| Ngôn ngữ: | por |
| Được phát hành: |
Brasil
|
| Những chủ đề: | |
| Truy cập trực tuyến: | https://repositorio.ufrn.br/jspui/handle/123456789/25937 |
| Các nhãn: |
Thêm thẻ
Không có thẻ, Là người đầu tiên thẻ bản ghi này!
|