An aI based tool for networks-on-chip design space exploration
With the increasing number of cores in Systems on Chip (SoCs), bus architectures have suffered some limitations regarding performance. As applications demand more bandwidth and lower latencies, busses could not comply with such requirements due to longer wires and increased capacitancies. Facing...
Uloženo v:
| Hlavní autor: | Silva, Jefferson Igor Duarte |
|---|---|
| Další autoři: | Kreutz, Márcio Eduardo |
| Médium: | masterThesis |
| Jazyk: | por |
| Vydáno: |
Brasil
|
| Témata: | |
| On-line přístup: | https://repositorio.ufrn.br/jspui/handle/123456789/25937 |
| Tagy: |
Přidat tag
Žádné tagy, Buďte první, kdo otaguje tento záznam!
|
Podobné jednotky
-
Network-on-Chip architectures : a holistic design exploration /
Autor: Nicopoulos, Chrysostomos., a další
Vydáno: (2022) -
Estudo da viabilidade do desenvolvimento de sistemas integrados baseados em redes em chip sem processadores: sistema IPNoSys
Autor: Araújo, Sílvio Roberto Fernandes de
Vydáno: (2014) -
Projeto de Sistemas Integrados de Propósito Geral Baseados em Redes em Chip Expandindo as Funcionalidades dos Roteadores para Execução de Operações: A plataforma IPNoSys
Autor: Araújo, Sílvio Roberto Fernandes de
Vydáno: (2014) -
Tolerância a Falhas na Rede em Chip SPINoSys
Autor: Ribeiro, Jandson de Oliveira Cavalcanti
Vydáno: (2017) -
Application of multivariable control using artificial neural networks in a debutanizer distillation column
Autor: Lopes, José Soares Batista, a další
Vydáno: (2010)