Proposta de implementação dos algoritmos de hash MD5 e SHA-1 em hardware reconfigurável
This work proposes two Application Specific System Processor (ASSP), one to the MD5 algorithm and other to the SHA-1 algorithm implemented on Field Programmable Gate Array (FPGA) Xilinx Virtex 6 xc6vlx240t-1ff1156. The throughput and the occupied area were analyzed for several implementations on...
Na minha lista:
| Autor principal: | Santos Júnior, Carlos Eduardo de Barros |
|---|---|
| Outros Autores: | Fernandes, Marcelo Augusto Costa |
| Formato: | Dissertação |
| Idioma: | por |
| Publicado em: |
Brasil
|
| Assuntos: | |
| Endereço do item: | https://repositorio.ufrn.br/jspui/handle/123456789/25779 |
| Tags: |
Adicionar Tag
Sem tags, seja o primeiro a adicionar uma tag!
|
Registros relacionados
-
Uma implementação da análise de componentes
independentes em plataforma de hardware reconfigurável
por: Silva, Alan Paulo Oliveira da
Publicado em: (2014) -
Acelerando algoritmos de baixo nível em visão robótica com hardware reconfigurável
por: Araújo, Gianna Rodrigues de
Publicado em: (2014) -
Proposta de implementação paralela de algoritmo genético em FPGA
por: Torquato, Matheus Fernandes
Publicado em: (2018) -
Uma implementação da análise de componentes independentes em plataforma de hardware reconfigurável /
por: Silva, Alan Paulo Oliveira da., et al.
Publicado em: (2022) -
Acelerando algoritmos de baixo nível em visão robótica com hardware reconfigurável /
por: Araújo, Gianna Rodrigues de., et al.
Publicado em: (2022)