AccNoSys: uma arquitetura adaptativa aceleradora com Interconexão baseada em rede em chip
A evolução dos processadores tem sido marcada pela crescente demanda por desempenho para atender as aplicações cada vez maiores e mais complexas. Juntamente com essa necessidade de desempenho, a heterogeneidade das aplicações exige também uma grande flexibilidade dos processadores. Os processadores...
Wedi'i Gadw mewn:
Prif Awdur: | Cruz, Marcos Oliveira da |
---|---|
Awduron Eraill: | Pereira, Mônica Magalhães |
Fformat: | Dissertação |
Iaith: | por |
Cyhoeddwyd: |
Brasil
|
Pynciau: | |
Mynediad Ar-lein: | https://repositorio.ufrn.br/jspui/handle/123456789/25643 |
Tagiau: |
Ychwanegu Tag
Dim Tagiau, Byddwch y cyntaf i dagio'r cofnod hwn!
|
Eitemau Tebyg
-
Malha de interconexão para sistemas em chip único /
gan: Silva, José Iran Saraiva da., et al.
Cyhoeddwyd: (2022) -
Implementação da técnica de software pipelining na rede em chip IPNoSyS
gan: Medeiros, Aparecida Lopes de
Cyhoeddwyd: (2014) -
SDNoC 42: modelo de SDNoC baseada em otimização de caminhos mínimos
gan: Avelino, Adelino Afonso Fernandes
Cyhoeddwyd: (2024) -
Avaliação da execução de aplicações orientadas à dados na arquitetura de redes em chip IPNoSys
gan: Nobre, Christiane de Araújo
Cyhoeddwyd: (2014) -
Estudo da viabilidade do desenvolvimento de sistemas integrados baseados em redes em chip sem processadores: sistema IPNoSys
gan: Araújo, Sílvio Roberto Fernandes de
Cyhoeddwyd: (2014)