Implementação de uma matriz de neurônios dinamicamente reconfigurável para descrição de topologias de redes neurais artificiais multilayer perceptrons

The Artificial Neural Networks (ANN), which is one of the branches of Artificial Intelligence (AI), are being employed as a solution to many complex problems existing in several areas. To solve these problems, it is essential that its implementation is done in hardware. Among the strategies to be...

Ausführliche Beschreibung

Gespeichert in:
Bibliographische Detailangaben
1. Verfasser: Silva, Carlos Alberto de Albuquerque
Weitere Verfasser: Dória Neto, Adrião Duarte
Format: doctoralThesis
Sprache:por
Veröffentlicht: Universidade Federal do Rio Grande do Norte
Schlagworte:
Redes neurais artificiais
MLP
FPGA
Sistemas parcialmente reconfiguráveis
CNPQ::ENGENHARIAS::ENGENHARIA ELETRICA E DE COMPUTAÇÃO
Online Zugang:https://repositorio.ufrn.br/jspui/handle/123456789/21138
Tags: Tag hinzufügen
Keine Tags, Fügen Sie den ersten Tag hinzu!
id ri-123456789-21138
record_format dspace
institution Repositório Institucional
collection RI - UFRN
language por
topic Redes neurais artificiais
MLP
FPGA
Sistemas parcialmente reconfiguráveis
CNPQ::ENGENHARIAS::ENGENHARIA ELETRICA E DE COMPUTAÇÃO
spellingShingle Redes neurais artificiais
MLP
FPGA
Sistemas parcialmente reconfiguráveis
CNPQ::ENGENHARIAS::ENGENHARIA ELETRICA E DE COMPUTAÇÃO
Silva, Carlos Alberto de Albuquerque
Implementação de uma matriz de neurônios dinamicamente reconfigurável para descrição de topologias de redes neurais artificiais multilayer perceptrons
description The Artificial Neural Networks (ANN), which is one of the branches of Artificial Intelligence (AI), are being employed as a solution to many complex problems existing in several areas. To solve these problems, it is essential that its implementation is done in hardware. Among the strategies to be adopted and met during the design phase and implementation of RNAs in hardware, connections between neurons are the ones that need more attention. Recently, are RNAs implemented both in application specific integrated circuits's (Application Specific Integrated Circuits - ASIC) and in integrated circuits configured by the user, like the Field Programmable Gate Array (FPGA), which have the ability to be partially rewritten, at runtime, forming thus a system Partially Reconfigurable (SPR), the use of which provides several advantages, such as flexibility in implementation and cost reduction. It has been noted a considerable increase in the use of FPGAs for implementing ANNs. Given the above, it is proposed to implement an array of reconfigurable neurons for topologies Description of artificial neural network multilayer perceptrons (MLPs) in FPGA, in order to encourage feedback and reuse of neural processors (perceptrons) used in the same area of the circuit. It is further proposed, a communication network capable of performing the reuse of artificial neurons. The architecture of the proposed system will configure various topologies MLPs networks through partial reconfiguration of the FPGA. To allow this flexibility RNAs settings, a set of digital components (datapath), and a controller were developed to execute instructions that define each topology for MLP neural network.
author2 Dória Neto, Adrião Duarte
author_facet Dória Neto, Adrião Duarte
Silva, Carlos Alberto de Albuquerque
format doctoralThesis
author Silva, Carlos Alberto de Albuquerque
author_sort Silva, Carlos Alberto de Albuquerque
title Implementação de uma matriz de neurônios dinamicamente reconfigurável para descrição de topologias de redes neurais artificiais multilayer perceptrons
title_short Implementação de uma matriz de neurônios dinamicamente reconfigurável para descrição de topologias de redes neurais artificiais multilayer perceptrons
title_full Implementação de uma matriz de neurônios dinamicamente reconfigurável para descrição de topologias de redes neurais artificiais multilayer perceptrons
title_fullStr Implementação de uma matriz de neurônios dinamicamente reconfigurável para descrição de topologias de redes neurais artificiais multilayer perceptrons
title_full_unstemmed Implementação de uma matriz de neurônios dinamicamente reconfigurável para descrição de topologias de redes neurais artificiais multilayer perceptrons
title_sort implementação de uma matriz de neurônios dinamicamente reconfigurável para descrição de topologias de redes neurais artificiais multilayer perceptrons
publisher Universidade Federal do Rio Grande do Norte
publishDate 2016
url https://repositorio.ufrn.br/jspui/handle/123456789/21138
work_keys_str_mv AT silvacarlosalbertodealbuquerque implementacaodeumamatrizdeneuroniosdinamicamentereconfiguravelparadescricaodetopologiasderedesneuraisartificiaismultilayerperceptrons
_version_ 1773957685309341696
spelling ri-123456789-211382017-11-03T18:37:56Z Implementação de uma matriz de neurônios dinamicamente reconfigurável para descrição de topologias de redes neurais artificiais multilayer perceptrons Silva, Carlos Alberto de Albuquerque Dória Neto, Adrião Duarte http://lattes.cnpq.br/7963808444142138 http://lattes.cnpq.br/1987295209521433 Barbalho, David Simonetti http://lattes.cnpq.br/7208859488227503 Melo, Jorge Dantas de http://lattes.cnpq.br/7325007451912598 Oliveira, José Alberto Nicolau de http://lattes.cnpq.br/2871134011057075 Lopes, Danniel Cavalcante http://lattes.cnpq.br/5342832426660173 Ramos, Karla Darlene Nepomuceno http://lattes.cnpq.br/2751239628595747 Redes neurais artificiais MLP FPGA Sistemas parcialmente reconfiguráveis CNPQ::ENGENHARIAS::ENGENHARIA ELETRICA E DE COMPUTAÇÃO The Artificial Neural Networks (ANN), which is one of the branches of Artificial Intelligence (AI), are being employed as a solution to many complex problems existing in several areas. To solve these problems, it is essential that its implementation is done in hardware. Among the strategies to be adopted and met during the design phase and implementation of RNAs in hardware, connections between neurons are the ones that need more attention. Recently, are RNAs implemented both in application specific integrated circuits's (Application Specific Integrated Circuits - ASIC) and in integrated circuits configured by the user, like the Field Programmable Gate Array (FPGA), which have the ability to be partially rewritten, at runtime, forming thus a system Partially Reconfigurable (SPR), the use of which provides several advantages, such as flexibility in implementation and cost reduction. It has been noted a considerable increase in the use of FPGAs for implementing ANNs. Given the above, it is proposed to implement an array of reconfigurable neurons for topologies Description of artificial neural network multilayer perceptrons (MLPs) in FPGA, in order to encourage feedback and reuse of neural processors (perceptrons) used in the same area of the circuit. It is further proposed, a communication network capable of performing the reuse of artificial neurons. The architecture of the proposed system will configure various topologies MLPs networks through partial reconfiguration of the FPGA. To allow this flexibility RNAs settings, a set of digital components (datapath), and a controller were developed to execute instructions that define each topology for MLP neural network. Agência Nacional do Petróleo - ANP As Redes Neurais Artificiais (RNAs), que constituem uma das ramificações da Inteligência Artificial (IA), estão sendo empregadas como solução para vários problemas complexos, existentes nas mais diversas áreas. Para a solução destes problemas torna-se indispensável que sua implementação seja feita em hardware. Em meio as estratégias a serem adotadas e satisfeitas durante a fase de projeto e implementação das RNAs em hardware, as conexões entre os neurônios são as que necessitam de maior atenção. Recentemente, encontram-se RNAs implementadas tanto em circuitos integrados de aplicação específica (Application Specific Integrated Circuits - ASIC) quanto em circuitos integrados, configurados pelo usuário, a exemplo dos Field Programmable Gate Array (FPGAs), que possuem a capacidade de serem reconfigurados parcialmente, em tempo de execução, formando, portanto, um Sistema Parcialmente Reconfigurável (SPR), cujo emprego proporciona diversas vantagens, tais como: flexibilidade na implementação e redução de custos. Tem-se observado um aumento considerado no uso destes dispositivos para a implementação de RNAs. Diante do exposto, propõe-se a implementação de uma matriz de neurônios dinamicamente reconfigurável no FPGA Virtex 6 da Xilinx, descrita em linguagem de hardware e que possa absorver projetos baseados em plataforma de sistemas embarcados, dedicados ao controle distribuído de equipamentos normalmente utilizados na indústria. Propõe-se ainda, que a configuração das topologias das RNAs que possam vir a ser formadas, seja realizada via software. 2016-08-10T23:15:49Z 2016-08-10T23:15:49Z 2015-09-04 doctoralThesis SILVA, Carlos Alberto de Albuquerque. Implementação de uma matriz de neurônios dinamicamente reconfigurável para descrição de topologias de redes neurais artificiais multilayer perceptrons. 2015. 90f. Tese (Doutorado em Engenharia Elétrica e de Computação) - Centro de Tecnologia, Universidade Federal do Rio Grande do Norte, Natal, 2015. https://repositorio.ufrn.br/jspui/handle/123456789/21138 por Acesso Aberto application/pdf Universidade Federal do Rio Grande do Norte Brasil UFRN PROGRAMA DE PÓS-GRADUAÇÃO EM ENGENHARIA ELÉTRICA E DE COMPUTAÇÃO

Ähnliche Einträge