Projeto de Sistemas Integrados de Propósito Geral Baseados em Redes em Chip Expandindo as Funcionalidades dos Roteadores para Execução de Operações: A plataforma IPNoSys
It bet on the next generation of computers as architecture with multiple processors and/or multicore processors. In this sense there are challenges related to features interconnection, operating frequency, the area on chip, power dissipation, performance and programmability. The mechanism of interc...
Na minha lista:
| Autor principal: | |
|---|---|
| Outros Autores: | |
| Formato: | doctoralThesis |
| Idioma: | por |
| Publicado em: |
Universidade Federal do Rio Grande do Norte
|
| Assuntos: | |
| Endereço do item: | https://repositorio.ufrn.br/jspui/handle/123456789/17948 |
| Tags: |
Adicionar Tag
Sem tags, seja o primeiro a adicionar uma tag!
|
| id |
ri-123456789-17948 |
|---|---|
| record_format |
dspace |
| institution |
Repositório Institucional |
| collection |
RI - UFRN |
| language |
por |
| topic |
Multiprocessador em chip MPSoC Redes em chip NoC Algoritmo spiral complement Sistema IPNoSys Multiprocessor on chip MPSoC Network-on-chip NoC Spiral complement algorithm IPNoSys system CNPQ::CIENCIAS EXATAS E DA TERRA::CIENCIA DA COMPUTACAO::SISTEMAS DE COMPUTACAO |
| spellingShingle |
Multiprocessador em chip MPSoC Redes em chip NoC Algoritmo spiral complement Sistema IPNoSys Multiprocessor on chip MPSoC Network-on-chip NoC Spiral complement algorithm IPNoSys system CNPQ::CIENCIAS EXATAS E DA TERRA::CIENCIA DA COMPUTACAO::SISTEMAS DE COMPUTACAO Araújo, Sílvio Roberto Fernandes de Projeto de Sistemas Integrados de Propósito Geral Baseados em Redes em Chip Expandindo as Funcionalidades dos Roteadores para Execução de Operações: A plataforma IPNoSys |
| description |
It bet on the next generation of computers as architecture with multiple processors and/or
multicore processors. In this sense there are challenges related to features interconnection, operating
frequency, the area on chip, power dissipation, performance and programmability. The mechanism of
interconnection and communication it was considered ideal for this type of architecture are the
networks-on-chip, due its scalability, reusability and intrinsic parallelism. The networks-on-chip
communication is accomplished by transmitting packets that carry data and instructions that
represent requests and responses between the processing elements interconnected by the network.
The transmission of packets is accomplished as in a pipeline between the routers in the network, from
source to destination of the communication, even allowing simultaneous communications between
pairs of different sources and destinations. From this fact, it is proposed to transform the entire
infrastructure communication of network-on-chip, using the routing mechanisms, arbitration and
storage, in a parallel processing system for high performance. In this proposal, the packages are
formed by instructions and data that represent the applications, which are executed on routers as
well as they are transmitted, using the pipeline and parallel communication transmissions. In
contrast, traditional processors are not used, but only single cores that control the access to memory.
An implementation of this idea is called IPNoSys (Integrated Processing NoC System), which has an
own programming model and a routing algorithm that guarantees the execution of all instructions in
the packets, preventing situations of deadlock, livelock and starvation. This architecture provides
mechanisms for input and output, interruption and operating system support. As proof of concept
was developed a programming environment and a simulator for this architecture in SystemC, which
allows configuration of various parameters and to obtain several results to evaluate it |
| author2 |
Silva, Ivan Saraiva |
| author_facet |
Silva, Ivan Saraiva Araújo, Sílvio Roberto Fernandes de |
| format |
doctoralThesis |
| author |
Araújo, Sílvio Roberto Fernandes de |
| author_sort |
Araújo, Sílvio Roberto Fernandes de |
| title |
Projeto de Sistemas Integrados de Propósito Geral Baseados em Redes em Chip Expandindo as Funcionalidades dos Roteadores para Execução de Operações: A plataforma IPNoSys |
| title_short |
Projeto de Sistemas Integrados de Propósito Geral Baseados em Redes em Chip Expandindo as Funcionalidades dos Roteadores para Execução de Operações: A plataforma IPNoSys |
| title_full |
Projeto de Sistemas Integrados de Propósito Geral Baseados em Redes em Chip Expandindo as Funcionalidades dos Roteadores para Execução de Operações: A plataforma IPNoSys |
| title_fullStr |
Projeto de Sistemas Integrados de Propósito Geral Baseados em Redes em Chip Expandindo as Funcionalidades dos Roteadores para Execução de Operações: A plataforma IPNoSys |
| title_full_unstemmed |
Projeto de Sistemas Integrados de Propósito Geral Baseados em Redes em Chip Expandindo as Funcionalidades dos Roteadores para Execução de Operações: A plataforma IPNoSys |
| title_sort |
projeto de sistemas integrados de propósito geral baseados em redes em chip expandindo as funcionalidades dos roteadores para execução de operações: a plataforma ipnosys |
| publisher |
Universidade Federal do Rio Grande do Norte |
| publishDate |
2014 |
| url |
https://repositorio.ufrn.br/jspui/handle/123456789/17948 |
| work_keys_str_mv |
AT araujosilviorobertofernandesde projetodesistemasintegradosdepropositogeralbaseadosemredesemchipexpandindoasfuncionalidadesdosroteadoresparaexecucaodeoperacoesaplataformaipnosys |
| _version_ |
1773966654165745664 |
| spelling |
ri-123456789-179482017-11-04T11:44:53Z Projeto de Sistemas Integrados de Propósito Geral Baseados em Redes em Chip Expandindo as Funcionalidades dos Roteadores para Execução de Operações: A plataforma IPNoSys Araújo, Sílvio Roberto Fernandes de Silva, Ivan Saraiva http://lattes.cnpq.br/5111916887378777 http://buscatextual.cnpq.br/buscatextual/visualizacv.do?id=K4780113E2 Susin, Altamiro Amadeu http://lattes.cnpq.br/6766389440522985 Zeferino, Cesar Albenes http://lattes.cnpq.br/9888386354516064 Déharbe, David Boris Paul http://buscatextual.cnpq.br/buscatextual/visualizacv.do?id=K4768856U5 Kreutz, Márcio Eduardo http://lattes.cnpq.br/6374279398246756 Multiprocessador em chip MPSoC Redes em chip NoC Algoritmo spiral complement Sistema IPNoSys Multiprocessor on chip MPSoC Network-on-chip NoC Spiral complement algorithm IPNoSys system CNPQ::CIENCIAS EXATAS E DA TERRA::CIENCIA DA COMPUTACAO::SISTEMAS DE COMPUTACAO It bet on the next generation of computers as architecture with multiple processors and/or multicore processors. In this sense there are challenges related to features interconnection, operating frequency, the area on chip, power dissipation, performance and programmability. The mechanism of interconnection and communication it was considered ideal for this type of architecture are the networks-on-chip, due its scalability, reusability and intrinsic parallelism. The networks-on-chip communication is accomplished by transmitting packets that carry data and instructions that represent requests and responses between the processing elements interconnected by the network. The transmission of packets is accomplished as in a pipeline between the routers in the network, from source to destination of the communication, even allowing simultaneous communications between pairs of different sources and destinations. From this fact, it is proposed to transform the entire infrastructure communication of network-on-chip, using the routing mechanisms, arbitration and storage, in a parallel processing system for high performance. In this proposal, the packages are formed by instructions and data that represent the applications, which are executed on routers as well as they are transmitted, using the pipeline and parallel communication transmissions. In contrast, traditional processors are not used, but only single cores that control the access to memory. An implementation of this idea is called IPNoSys (Integrated Processing NoC System), which has an own programming model and a routing algorithm that guarantees the execution of all instructions in the packets, preventing situations of deadlock, livelock and starvation. This architecture provides mechanisms for input and output, interruption and operating system support. As proof of concept was developed a programming environment and a simulator for this architecture in SystemC, which allows configuration of various parameters and to obtain several results to evaluate it Aposta-se na próxima geração de computadores como sendo de arquitetura com múltiplos processadores e/ou processadores com vários núcleos. Neste sentido há desafios relacionados aos mecanismos de interconexão, frequência de operação, área ocupada em chip, potência dissipada, programabilidade e desempenho. O mecanismo de interconexão e comunicação considerado ideal para esse tipo de arquitetura são as redes em chip, pela escalabilidade, paralelismo intrínseco e reusabilidade. A comunicação nas redes em chip é realizada através da transmissão de pacotes que carregam dados e instruções que representam requisições e respostas entre os elementos processadores interligados pela rede. A transmissão desses pacotes acontece como em um pipeline entre os roteadores da rede, da origem até o destino da comunicação, permitindo inclusive comunicações simultâneas entre pares de origem e destinos diferentes. Partindo desse fato, propõese transformar toda a infraestrutura de comunicação de uma rede em chip, aproveitando os mecanismos de roteamento, arbitragem e memorização em um sistema de processamento paralelo de alto desempenho. Nessa proposta os pacotes são formados por instruções e dados que representam as aplicações, os quais são executados nos roteadores enquanto são transmitidos, aproveitando o pipeline das transmissões e a comunicação paralela. Em contrapartida, não são utilizados processadores tradicionais, mas apenas núcleos simples que controlam o acesso a memória. Uma implementação dessa ideia é a arquitetura intitulada IPNoSys (Integrated Processing NoC System), que conta com um modelo de programação próprio e um algoritmo de roteamento que garante a execução de todas as instruções presentes nos pacotes, prevenindo situações de deadlock, livelock e starvation. Essa arquitetura apresenta mecanismos de entrada e saída, interrupção e suporte ao sistema operacional. Como prova de conceito foi desenvolvido um ambiente de programação e simulação para esta arquitetura em SystemC, o qual permite a configuração de vários parâmetros da arquitetura e obtenção dos resultados para avaliação da mesma 2014-12-17T15:47:00Z 2012-10-15 2014-12-17T15:47:00Z 2012-03-30 doctoralThesis ARAÚJO, Sílvio Roberto Fernandes de. Projeto de Sistemas Integrados de Propósito Geral Baseados em Redes em Chip Expandindo as Funcionalidades dos Roteadores para Execução de Operações: A plataforma IPNoSys. 2012. 210 f. Tese (Doutorado em Ciência da Computação) - Universidade Federal do Rio Grande do Norte, Natal, 2012. https://repositorio.ufrn.br/jspui/handle/123456789/17948 por Acesso Aberto application/pdf application/pdf Universidade Federal do Rio Grande do Norte BR UFRN Programa de Pós-Graduação em Sistemas e Computação Ciência da Computação |